제목[보도자료] 이병훈 교수팀, 그래핀 기반 상보성 3진 논리 소자 최초 개발
작성자 관리자 작성일 2017-01-03
최근수정일 2017-01-03 , IP 115.95*******
파일
03.jpg (93kb), Down 154, 2017-01-03 16:29:55
02.jpg (95kb), Down 151, 2017-01-03 16:29:55
01.jpg (49kb), Down 155, 2017-01-03 16:29:55

 

그래핀 기반 상보성 3진 논리 소자 최초 개발

- 인공지능시스템 등의 소모 전력 줄일 수 있는 3진법 기반 컴퓨터에 적용 

 

 

 

[그림 3] 그래핀 기반 삼진 논리 소자를 이용한 삼진 인버터 특성. (a) 상보성 삼진 논리 소자 (n-type : Pt, p-type : Al)를 직렬로 연결하여 삼진 인버터 회로를 구성하였고, (b) VDD = 2V 조건에서 삼진 인버터 회로 특성을 시뮬레이션 하였다. 두 개의 소자만으로도 삼진 인버터 특성을 구현할 수 있다. 

 

□ GIST(광주과학기술원) 신소재공학부 이병훈 교수팀이 그래핀 소재를 활용해 3진법 기반*의 컴퓨터를 만들 수 있는 상보성 3진 논리 소자를 최초로 개발하는 데 성공했다.

 

  이 기술을 적용하면 2진법 기반의 컴퓨터에서 발생하는 소모전력 증가 문제를 혁신적인 방법으로 해결하는 데 크게 기여할 것으로 기대된다.

 

  * 3진법 기반 컴퓨터: 0과 1 두 가지 신호로 정보를 처리하는 2진법과 달리, 0, 1, 2 또는 –1, 0, 1 등 세 가지 신호로 정보를 처리하는 컴퓨터

 

□ 실리콘 반도체 소자는 미세화가 심화되면서 누설 전류, 공정비용, 소모 전력 등이 모두 증가하고, 인공지능 등 복잡한 연산을 수행하는 데 막대한 전력이 소모되는 등 한계에 봉착하고 있다. 이 때문에 나노 신소재를 이용해 새로운 전자소자와 연산방식을 적용한 컴퓨터의 필요성이 꾸준히 제기되어 왔다.

 

  ∘ 3진법 기반의 회로는 기존 컴퓨터의 2진법 기반 회로에 비해 연산과 회로가 단순하고 사용되는 소자 개수가 약 3분의 1로 줄어들어 소모 전력을 획기적으로 줄일 수 있는 기술로 주목받고 있다. 그러나 3진법 로직을 하나의 소자에서 구현하면서 실제 반도체 양산에 문제가 없는 소자를 구현하지 못해 현재까지 이론적인 연구 수준에 머물러왔다. 

 

 

[그림 1] 그래핀 기반 3진법 논리 소자 구조 및 전기적 특성. (a) 그래핀 기반 3진법 논리 소자의 3차원 구조와 (b) SEM 사진. (c) 그래핀 기반 3진법 논리 소자의 전압에 따른 저항 변화. 부분적으로 형성된 금속 띠로 인해 그래핀의 페르미 준위가 바뀌어 PNP 또는 NPN 형태의 채널 형태 형성한다. 그래프 내 그림은 전압에 따른 그래핀 채널의 페르미 준위 변화를 나타낸다. (d) 그래핀 기반 3진법 논리 소자의 전압에 따른 전류 변화. 부분적으로 형성된 금속 띠로 인해 하나의 소자에서 세 개의 전류 (I0’, I1’, I2’) 를 관찰하였다. 

 □ 연구팀은 단일 소자에서 3개의 서로 다른 전류를 얻을 수 있을 뿐 아니라, 양전압과 음전압에 각각 3진 논리를 구현할 수 있는 상보성 논리회로*가 가능한 ‘그래핀 기반 삼진 논리 소자’를 개발했다.

 

 * 상보성 논리회로 : N형(전자 전도형) 소자와 P형(정공 전도형) 소자를 결합해 소모 전력을 최소화하는 로직회로 설계 기술

 

 ∘ 연구팀은 그래핀과 금속의 접합 시 발생하는 페르미준위 피닝현상*이 고압수소 열처리 공정에 의해 완화된다는 데 착안, 그래핀 채널의 도핑을 NPN 또는 PNP 형태로 조절함으로써 기존의 실리콘 소자 집적공정을 이용해 쉽게 제작될 수 있는 상보성 3진 논리 소자를 최초로 구현했다.

 

 * 페르미준위 피닝현상 : 그래핀과 금속의 접합 시 이론적으로 그래핀과 금속의 일함수 차이로 전자가 이동하여 그래핀의 페르미준위가 변화하게 되는데, 그래핀과 금속의 계면 상태에 의해 그래핀의 페르미준위가 특정 준위로 고정되는 현상

 

 ∘ 지금까지 일부 보고된 3진 논리 소자가 N형 또는 P형 소자 둘 중 하나만을 보고하고 있는 데 반해, 이 연구에서는 N형과 P형 소자를 동시에 구현해 1960년 이후 반도체 회로의 기본 구조가 되어온 상보성 회로를 3진 논리 소자로 구현할 수 있다는 것을 최초로 제시했다.  

 

 

 

 

[그림 2] 고압 수소 열처리에 따른 삼진논리 소자 특성 변화. 고압 수소 열처리 전의 그래핀 기반 삼진 논리 소자 전기적 특성(좌). 고압 수소 열처리 후 그래핀 기반 삼진 논리 소자의 전기적 특성(우). 고압 수소 열처리 후 중간 신호의 전류 (I1’)가 오른쪽에서 관찰된다. 위 특성 변화는 상보성 삼진 논리 소자 구현 가능성을 보여준다.

 

□ 이병훈 교수는 “이번 성과는 단일소자 기반의 3진 로직 회로 구현에 필요한 원천소자 개념을 대면적 집적공정이 가능한 그래핀 소자로 검증해 3진 로직 소자 연구를 진일보시킨 데 의의가 있다”며 “많은 전력 소모로 인해 실용화가 어려웠던 인공지능시스템의 소형화 등 사물인터넷 시대에 필요한 핵심 시스템 기술의 소모 전력을 저감하는 데 큰 기여를 할 수 있을 것으로 기대된다”고 말했다. 

 

□ 이번 연구는 미래창조과학부의「나노·소재원천기술개발사업」의 지원을 받아 수행됐으며, 네이처 자매지인 사이어티픽 리포츠(Scientific Reports)에 12월 19일 게재됐다.     <끝>

 

 대외협력팀